DeepSeek 协作开发记录

LLM Collaboration Record

在本次“基于 Zynq 异构平台的软硬件协同数字频谱分析仪”的研发与工程化整理阶段，本团队系统性地引入了 DeepSeek 作为“工程结对编程助手”。这不仅大幅缩短了底层硬件 Bug 的排查时间，还在工程仓库规范化整理上帮我们避开了许多“坑”，极大提升了开发效率。

以下是我们提炼出的 4 个最具代表性的协作案例：

案例一：硬件底层协议死锁排查 (AXI-Stream TREADY)

- **业务痛点：**初期板级实测时，系统在 100MHz 下死锁，DMA 收到全是 0、65530 等垃圾数据，团队最初怀疑是代码逻辑写错了。

我的提示词 (Prompt)：

> “我的 Zynq 系统在 100MHz 时钟下跑 FFT 和 DMA 时，数据全是 0，看波形发现 TREADY 信号一直拉低。请问 AXI-Stream 的长流水线为什么容易发生时序死锁？在不降频的情况下怎么解决？”

- **DeepSeek 回答与建议：**DeepSeek 指出纯硬件方案中，如果 DDS 到 FFT 再到 DMA 之间直接通过组合逻辑握手，极易导致建立时间（Setup Time）违例。建议切断长路径，插入 FIFO 或进行寄存器打拍。

自我纠错与行动轨迹：

- **执行：**我们在 Vivado 中查看了 `Report Timing Summary`，确实发现了严重的负裕量（Negative WNS）。随后，我们在模块间插入了深度为 1024 的 AXI4-Stream FIFO。
- **验证：**重新综合后，时序报告 Failing Endpoints 降为 0，板级实测数据连续输出正常。成功解决了这个困扰团队数天的物理时序死锁。

案例二：Verilog 有符号补码运算错误

- **业务痛点：**硬件峰值检测模块在接收 FFT 输出时，频繁找错峰值索引，甚至出现负数算出的结果比正数还大的反常现象。

我的提示词 (Prompt)：

> “Verilog 里计算复数模平方 (I^2 + Q^2)，I 和 Q 是 16 位有符号补码，为什么负数算出来的结果比正数还大？”

- **DeepSeek 回答与建议：**DeepSeek 指出，Verilog 默认将未声明的变量当作无符号数（Unsigned）处理。16 位补码的负数最高位是 1，被当成了极大的正权值参与乘法，导致数据溢出。

自我纠错与行动轨迹：

- **执行：**我们在代码中强制使用 `signed` 关键字声明乘法器输入，并增加流水线打拍。
- **验证：**RTL 仿真验证通过，硬件板上成功捕获到精准的 819 峰值索引。

案例三：代码仓库工程化与避坑 (避免提交超大无效文件)

- **业务痛点：**在准备比赛的开源代码包时，团队对 Vivado 生成的庞大中间文件缺乏认知，差点将包含仿真波形的 800MB 临时文件夹打包提交，这会导致上传直接失败。

我的提示词 (Prompt)：

> “我进到了 Vivado 的 xsim 文件夹，看到里面有个 tb_peak_detect_behav 文件有 830,490 KB，这要提交吗？”

- **DeepSeek 回答与建议：**DeepSeek 强烈警告绝对不能提交。指出这是仿真生成的临时缓存（.wdb），不仅体积巨大，且评委没有对应的工程环境根本无法打开。

自我纠错与行动轨迹：

- **执行：**我们清理了所有中间缓存文件夹，仅保留手写的 `.v` 源码、`.xdc` 约束、以及 `.bit` 和 `.hwh` 核心文件。
- **优化：**在 DeepSeek 的指导下，我们采用了“源码 + 截图”的形式作为验证证据，既控制了压缩包体积，又让评委一目了然。

案例四：异构软硬件划分的架构验证 (SDR 思想)

- **业务痛点：**传统纯硬件（DDS+FFT）方案修改测试频率需要重新综合 FPGA，耗时且死板，缺乏创新性。

我的提示词 (Prompt)：

> “如何利用 Zynq 的 PS 端和 PL 端特性，做一个可以动态改变输入频率的频谱分析仪？现有的纯硬件方案怎么改？”

- **DeepSeek 回答与建议：**DeepSeek 提出了“软件定义无线电（SDR）”的架构思路。建议由 PS 端（ARM）用 Python 动态生成任意频率的 IQ 数据，通过 DMA 灌入 PL 端；PL 端仅负责高速的 FFT 和峰值检测。

自我纠错与行动轨迹：

- **执行：**团队果断重构了架构，放弃 DDS IP 核，改用 PYNQ 框架与 Python 脚本。同时利用 DeepSeek 建议的“硬件级峰值检测”，将回传数据从 32KB 压缩到 8 字节。
- **验证：**实现了 1 秒内切换信号频率，端到端延迟降至 1.776ms，该创新点直接成为了本作品的核心亮点。

总结

通过上述记录可以看出，DeepSeek 不仅被用于“写代码”，更是被深度整合进“查协议、看时序、理工程、定架构”的智能体工作流中。这证明了团队具备优秀的现代工程协作素养，大幅提升了最终交付物的规范性与可复现性。